#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-032018

(43) Date of publication of application: 02.02.1996

(51)Int.CI.

H01L 25/00

(21)Application number: 07-104398 (22)Date of filing:

27.04.1995

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(72)Inventor:

NAKATSUKA TADAYOSHI

ITO JUNJI

YAMAMOTO SHINJI **NISHITSUJI MITSURU** 

(30)Priority

Priority number: 06 94868

Priority date: 09.05.1994

Priority country: JP


#### (54) HYBRID IC

#### (57)Abstract:

the board.

PURPOSE: To make a package unnecessary and realize miniaturization, high performance and cost reduction of a high frequency hybrid IC. CONSTITUTION: Spiral inductors 102-107 are formed on a ceramic board 122 by using a single layer wiring of a metal thin film and connected with wirings of a back surface via through holes 114-119, respectively. A semiconductor chip 101 is so mounted on the board in the face down manner by flip chip mounting. A capacitance element using high permittivity material, a resistance element using an ion implantation method or a thin film, and a field-effect transistor are formed on the surface of the semiconductor chip 101. The board is connected with an outer

board, through terminals 108-113 formed as recessed parts to the end surface of



### **LEGAL STATUS**

[Date of request for examination]

27.04.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 2650871

16.05.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## BEST AVAILABLE COPY

(19)日本国特許庁(JP)

# (12)公開特許公報 (A) (11)特許出願公開番号

## 特開平8-32018

(43)公開日 平成8年(1996)2月2日

(51) Int. C1.6

識別記号 庁内整理番号 FΙ

技術表示箇所

最終頁に続く

HO1L 25/00

В

審査請求 有 請求項の数37 OL

(全21頁)


(21)出願番号 特願平7-104398 (71)出願人 000005821 松下電器産業株式会社 (22)出願日 平成7年(1995)4月27日 大阪府門真市大字門真1006番地 (72)発明者 中塚 忠良 (31)優先権主張番号 特願平6-94868 大阪府門真市大字門真1006番地 松下電器 (32)優先日 平6(1994)5月9日 産業株式会社内 (33)優先権主張国 日本(JP) (72)発明者 伊藤 順治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 真司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (74)代理人 弁理士 山本 秀策

#### (54)【発明の名称】ハイブリッドIC

#### (57)【要約】

【構成】 セラミック基板122上には金属薄膜の一層 配線によりスパイラル型インダクタ102~107が形 成されており、それぞれスルーホール114~119に より裏面の配線に接続されている。半導体チップ101 は、表面を下にして基板上にフリップチップ実装されて いる。半導体チップ101表面には、高誘電率材料を用 いた容量素子、及びイオン注入法もしくは薄膜を用いた 抵抗素子、電界効果トランジスタが形成されている。基 板と外部基板との接続は、基板の端面に対して凹型に形 成された端子108~113により行われる。

【効果】 上記の構成により、パッケージが不要になる と同時に、高周波ハイブリッドICの小型化、高性能 化、低コスト化が実現される。



30

【特許請求の範囲】

【請求項1】 基板と、

該基板上に形成された少なくとも一つのインダクタと、 該基板上にフリップチップ方式により配置された半導体 チップと、

該基板の外周の所定の位置に形成された少なくとも一つ の端子と、を備えたハイブリッドICであって、

該半導体チップはその内部に複数の回路素子を備えており、該回路素子のうちの少なくとも一つは、金属 - 絶縁膜 - 金属 (MIM) 構成を有していて該絶縁膜が高誘電 10 体材料から形成されているMIMキャパシタであるハイブリッドIC。

【請求項2】 入力信号を前記半導体チップの内部の前記回路素子に整合させる少なくとも一つの整合回路をさらに備えており、該整合回路は少なくとも一つのインダクタを備えている請求項1のハイブリッドIC。

【請求項3】 前記基板のそれぞれの面の上に単一の金属層で配線パターンが形成されており、該基板のそれぞれの面の上の該配線パターンはスルーホールによりお互いに接続されており、前記整合回路に含まれる前記インダクタが該基板の一方の面の上の該配線パターンに形成されている請求項2のハイブリッドIC。

【請求項4】 前記整合回路はインダクタのみで構成されており、少なくとも一つの直列インダクタと少なくとも一つの並列インダクタとを含む請求項2のハイブリッドIC。

【請求項5】 前記整合回路に含まれる前記並列インダクタがスパイラル型インダクタであって、該スパイラル型インダクタのスパイラル部の最外周線が接地されている請求項4のハイブリッドIC。

【請求項6】 前記整合回路を構成する前記インダクタが、スパイラル型インダクタまたはミアンダ型インダクタである請求項2のハイブリッドIC。

【請求項7】 前記整合回路は、インダクタとキャパシ \_夕とで構成されており、該キャパシタは前記半導体チップの内部に形成されている請求項2のハイブリッドI C。

【請求項8】 前記整合回路を構成する前記インダクタ が、スパイラル型インダクタまたはミアンダ型インダクタである請求項7のハイブリッドIC。

【請求項9】 前記端子は、少なくとも、RF信号の入力端子であるRF端子と、LO信号の入力端子であるLO端子と、IF信号の出力端子であるIF端子と、接地端子と、及び電源端子と、を含む請求項1のハイブリッドIC。

【請求項10】 前記端子のうちで、前記RF端子、前記LO端子及び前記IF端子に隣接する端子は、前記接地端子または前記電源端子である請求項9のハイブリッドIC。

【請求項11】 前記半導体チップは、

前記RF端子から入力されたRF信号を増幅するRF増 編器と、

前記LO端子から入力されたLO信号を増幅するLO増幅器と、

該増幅されたRF信号と該増幅されたLO信号とに基づいてIF信号を生成するミキサと、を備えている請求項 9のハイブリッドIC。

【請求項12】 前記RF端子と前記RF増幅器との間に接続されて前記RF信号を該RF増幅器に整合させるRF入力整合回路と、

前記L〇端子と前記LO増幅器との間に接続されて前記L〇信号を該LO増幅器に整合させるLO入力整合回路と、をさらに備え、該RF入力整合回路及び該LO入力整合回路は、それぞれ少なくとも一つのインダクタを含む請求項11のハイブリッドIC。

【請求項13】 前記RF入力整合回路に含まれるインダクタの線幅が、前記LO入力整合回路に含まれるインダクタの線幅よりも大きい請求項12のハイブリッドIC。

【請求項14】 前記RF入力整合回路は、前記基板の一方の面の上に形成された少なくとも一つのスパイラル型インダクタを含み、該スパイラル型インダクタの中心部は、スルーホール及び該スルーホールに接続して該基板のもう一方の面に形成された配線によって前記RF端子に接続されている請求項12のハイブリッドIC。

【請求項15】 前記RF増幅器と前記ミキサとの結合 部及び前記LO増幅器と該ミキサとの結合部にそれぞれ 接続されたLC共振回路または1/4波長線路を備えて おり、該LC共振回路または該1/4波長線路は高周波 接地用キャパシタを含み、該キャパシタは前記半導体チップの内部に形成されている請求項12のハイブリッド LC

【請求項16】 前記RF入力整合回路、前記LO入力整合回路、前記RF増幅器と前記ミキサとの結合部及び前記LO増幅器と該ミキサとの結合部にそれぞれ設けられる前記LC共振回路または前記1/4波長線路は、それぞれ前記基板上に設けられており、前記ミキサに対応する出力整合回路は該基板上に設けられていない請求項15のハイブリッドIC。

40 【請求項17】 前記基板の表面において、前記半導体 チップの実装箇所に相当する箇所に接地電極が配置され ている請求項1のハイブリッドIC。

【請求項18】 前記基板の電源配線の線幅が、該基板内の最小線幅と同等の値である請求項1のハイブリッドIC。

【請求項19】 前記端子は少なくとも一つの電源端子を含み、同一の電源端子に複数のインダクタが接続されており、該複数のインダクタを接続する配線の線幅が、前記基板内の最小線幅と同等の値である請求項1のハイ50 ブリッドIC。

【請求項20】 前記基板上の前記インダクタにおい て、隣接する導体間にそれらを短絡する短絡導体が設け られている請求項1のハイブリッドIC。

前記高誘電体材料として、誘電率の異 【請求項21】 なる複数の材料が用いられている請求項1のハイブリッ FIC.

【請求項22】 前記半導体チップは、マイクロバンプ ボンディング (MBB) 法またはスタッドバンプボンデ ィング (SBB) 法によるフリップチップボンディング 技術を用いて前記基板に実装されている請求項1のハイ 10 ブリッドIC。

【請求項23】 前記半導体チップは、前記基板に樹脂 により固定されている請求項1のハイブリッドIC。

【請求項24】 前記端子は、前記基板の側面に対して 凹型をなしている請求項1のハイブリッドIC。

【請求項25】 前記端子は、前記基板の加工時に該端 子に相当する部分にスルーホールを形成し、少なくとも 該スルーホールの内面に金属膜を被覆した後に該スルー ホールを切断することによって形成されている請求項1 のハイブリッドIC。

【請求項26】 前記基板の表面における前記端子に関 連した前記金属膜の形状が、多角形または円形である請 求項25のハイブリッドIC。

【請求項27】 前記基板の一方の面に設けられた前記 半導体チップに接続される電源電極及び接地電極をさら に備え、該電源電極及び該接地電極のうちの少なくとも 一方が、該基板のもう一方の面に配置された電源電極及 び接地電極にそれぞれ複数のスルーホールを通じて接続 されている請求項1のハイブリッドIC。

【請求項28】 前記端子のうちの少なくとも一つが、 該基板の四隅のうちのひとつに設けられている請求項1 のハイブリッドIC。

【請求項29】 前記基板が高誘電率を有する材料から 形成されている請求項1のハイブリッドIC。

【請求項30】 前記基板がセラミック基板である請求 項29のハイブリッドIC。

【請求項31】 前記基板が低誘電率を有する材料から 形成されている請求項1のハイブリッドIC。

【請求項32】 前記基板がガラスエポキシ基板である 請求項31のハイブリッドIC。

【請求項33】 前記端子のそれぞれに接続して、前記 基板から外側に向けて伸びる形状を有する導電性材料か らなるピン電極が設けられている請求項1のハイブリッ FIC.

【請求項34】 前記半導体チップの内部には前記MI Mキャパシタが複数設けられており、該複数のMIMキ ャパシタに含まれる下部電極がお互いに接続されている 請求項1のハイブリッドIC。

【請求項35】 前記半導体チップの内部に含まれる前

る第1の種類の回路要素が該半導体チップの外縁部にお 互いに隣接しないように配置され、小さな電圧の信号に 関与する第2の種類の回路要素が該第1の種類の回路要 素の間に配置されている請求項1のハイブリッドIC。

【請求項36】 前記半導体チップの内部に含まれる前 記複数の回路要素のうちで、特性インピーダンスが高い 第1の種類の回路要素が該半導体チップの外縁部にお互 いに隣接しないように配置され、特性インピーダンスが 低い第2の種類の回路要素が該第1の種類の回路要素の 間に配置されている請求項1のハイブリッドIC。

【請求項37】 前記半導体チップが配置されている前 記基板の表面を覆う上面が平坦な樹脂層をさらに備え、 該半導体チップが該樹脂層で覆われている請求項1のハ イブリッドIC。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、小型で高性能な高周波 用ハイブリッドICに関するものである。

[0002]

20 【従来の技術】携帯機器の急速な普及に伴い、携帯機器 に本来要求されていた小型化、軽量化がさらに強く求め られてきている。従来は集積化が困難であった高周波回 路部においても、小型化は必須課題となりつつある。

【0003】以下、高周波用ハイブリッドICの従来の 一例について、図面を参照しながら説明する。

【0004】図1は、特開平5-251629号公報に 開示されている従来のハイブリッドIC10を示してい る。図1において、半導体チップ1の表面(図1には不 図示の面)には、電界効果トランジスタ (以後、FET と称する)、抵抗素子及び容量素子が形成されている。 半導体チップ1は、フリップチップボンディング2によ ってセラミック基板4の表面のパッドにフェースダウン 実装されている。セラミック基板4の表面には、さらに スパイラルインダクタ3が印刷技術により形成されてい

【0005】次に、半導体チップ1が実装されたセラミ ック基板4をパッケージ8に搭載し、セラミック基板4 上のポンディングパッド6とパッケージ8のポンディン グパッド7とを、Auワイヤなどのポンディングワイヤ 5により接続する。最後に全体を樹脂(図1には不図 示)で覆い、表面を保護する。

【0006】パッケージ8には、各ボンディングパッド 7に接続されているパッケージピン9が設けられてい る。これより、半導体チップ1の回路要素は、パッケー ジピン9を介して外部の回路に接続される。

[0007]

【発明が解決しようとする課題】しかしながら、上述し た従来のハイブリッドIC10においては、セラミック 基板4とパッケージ8とを接続するためのワイヤーボン 記複数の回路要素のうちで、大きな電圧の信号に関与す 50 ディング工程を必要とする。そのため、工程数が増えて

40

30

30

tr.

製造コストが増加するという問題点が存在する。また、ボンディングワイヤ 5 やパッケージピン 9 を通じて高周波信号が伝達されると、ハイブリッド I C 1 0 の動作特性に悪影響が及ぼされることがある。さらに、半導体チップ 1 の内部に内蔵されるキャパシタが大きくなるために半導体チップ 1 のサイズが増加し、コストの削減や小型化の達成が困難になる。

【0008】本発明は上記問題点に鑑みてなされたものであって、パッケージの使用、及びパッケージと基板とを接続するワイヤボンディング工程の実施を必要とせず、半導体チップの小型化を可能にする超小型で低コストのハイブリッドICを提供することを目的とする。 【0009】

【課題を解決するための手段】本発明のハイブリッドICは、基板と、該基板上に形成された少なくとも一つのインダクタと、該基板上にフリップチップ方式により配置された半導体チップと、該基板の外周の所定の位置に形成された少なくとも一つの端子と、を備えたハイブリッドICであって、該半導体チップはその内部に複数の回路素子を備えており、該回路素子のうちの少なくとも一つは、金属ー絶縁膜ー金属(MIM)構成を有していて該絶縁膜が高誘電体材料から形成されているMIMキャパシタであり、そのことによって上記目的が達成される。

【0010】ある実施例では、入力信号を前記半導体チップの内部の前記回路素子に整合させる少なくとも一つの整合回路をさらに備えており、該整合回路は少なくとも一つのインダクタを備えている。

【0011】他の実施例では、前記基板のそれぞれの面の上に単一の金属層で配線パターンが形成されており、該基板のそれぞれの面の上の該配線パターンはスルーホールによりお互いに接続されており、前記整合回路に含まれる前記インダクタが該基板の一方の面の上の該配線パターンに形成されている。

【0.01.2】 さらに他の実施例では、前記整合回路はインダクタのみで構成されており、少なくとも一つの直列インダクタと少なくとも一つの並列インダクタとを含む。好ましくは、前記整合回路に含まれる前記並列インダクタがスパイラル型インダクタであって、該スパイラル型インダクタのスパイラル部の最外周線が接地されて40いる。

【0013】さらに他の実施例では、前記整合回路を構成する前記インダクタが、スパイラル型インダクタまたはミアンダ型インダクタである。

【0014】さらに他の実施例では、前記整合回路は、インダクタとキャパシタとで構成されており、該キャパシタは前記半導体チップの内部に形成されている。好ましくは、前記整合回路を構成する前記インダクタが、スパイラル型インダクタまたはミアンダ型インダクタである。

【0015】さらに他の実施例では、前記端子は、少なくとも、RF信号の入力端子であるRF端子と、LO信号の入力端子であるLO端子と、IF信号の出力端子であるIF端子と、接地端子と、及び電源端子と、を含

【0016】さらに他の実施例では、前記端子のうちで、前記RF端子、前記LO端子及び前記IF端子に隣接する端子は、前記接地端子または前記電源端子である。

【0017】さらに他の実施例では、前記半導体チップは、前記RF端子から入力されたRF信号を増幅するRF増幅器と、前記LO端子から入力されたLO信号を増幅するLO増幅器と、該増幅されたRF信号と該増幅されたLO信号とに基づいてIF信号を生成するミキサと、を備えている。

【0018】さらに他の実施例では、前記RF端子と前記RF増幅器との間に接続されて前記RF信号を該RF増幅器に整合させるRF入力整合回路と、前記LO端子と前記LO増幅器との間に接続されて前記LO信号を該LO増幅器に整合させるLO入力整合回路と、をさらに備え、該RF入力整合回路及び該LO入力整合回路は、それぞれ少なくとも一つのインダクタを含む。

【0019】さらに他の実施例では、前記RF入力整合 回路に含まれるインダクタの線幅が、前記LO入力整合 回路に含まれるインダクタの線幅よりも大きい。

【0020】さらに他の実施例では、前記RF入力整合 回路は、前記基板の一方の面の上に形成された少なくと も一つのスパイラル型インダクタを含み、該スパイラル 型インダクタの中心部は、スルーホール及び該スルーホ ールに接続して該基板のもう一方の面に形成された配線 によって前記RF端子に接続されている。

【0021】さらに他の実施例では、前記RF増幅器と前記ミキサとの結合部及び前記LO増幅器と該ミキサとの結合部にそれぞれ接続されたLC共振回路または1/4波長線路を備えており、該LC共振回路または該1/4波長線路は高周波接地用キャパシタを含み、該キャパシタは前記半導体チップの内部に形成されている。

【0022】さらに他の実施例では、前記RF入力整合回路、前記LO入力整合回路、前記RF増幅器と前記ミキサとの結合部及び前記LO増幅器と該ミキサとの結合部にそれぞれ設けられる前記LC共振回路または前記1/4波長線路は、それぞれ前記基板上に設けられており、前記ミキサに対応する出力整合回路は該基板上に設けられていない。

【0023】さらに他の実施例では、前記基板の表面において、前記半導体チップの実装箇所に相当する箇所に接地電極が配置されている。

【0024】さらに他の実施例では、前記基板の電源配 線の線幅が、該基板内の最小線幅と同等の値である。

【0025】さらに他の実施例では、前記端子は少なく

\_

とも一つの電源端子を含み、同一の電源端子に複数のイ ンダクタが接続されており、該複数のインダクタを接続 する配線の線幅が、前記基板内の最小線幅と同等の値で

【0026】さらに他の実施例では、前記基板上の前記 インダクタにおいて、隣接する導体間にそれらを短絡す る短絡導体が設けられている。

【0027】さらに他の実施例では、前記高誘電体材料 として、誘電率の異なる複数の材料が用いられている。

【0028】さらに他の実施例では、前記半導体チップ 10 は、マイクロバンプボンディング (MBB) 法またはス タッドバンプポンディング (SBB) 法によるフリップ チップボンディング技術を用いて前記基板に実装されて いる。

【0029】さらに他の実施例では、前記半導体チップ は、前記基板に樹脂により固定されている。

【0030】さらに他の実施例では、前記端子は、前記 基板の側面に対して凹型をなしている。

【0031】さらに他の実施例では、前記端子は、前記 基板の加工時に該端子に相当する部分にスルーホールを 20 形成し、少なくとも該スルーホールの内面に金属膜を被 覆した後に該スルーホールを切断することによって形成 されている。好ましくは、前記基板の表面における前記 端子に関連した前記金属膜の形状が、多角形または円形 である。

【0032】さらに他の実施例では、前記基板の一方の 面に設けられた前記半導体チップに接続される電源電極 及び接地電極をさらに備え、該電源電極及び該接地電極 のうちの少なくとも一方が、該基板のもう一方の面に配 置された電源電極及び接地電極にそれぞれ複数のスルー ホールを通じて接続されている。

【0033】さらに他の実施例では、前記端子のうちの 少なくとも一つが、該基板の四隅のうちのひとつに設け

\_【0.0.3.4】さらに他の実施例では、前記基板が高誘電 率を有する材料から形成されている。好ましくは、前記 基板がセラミック基板である。

【0035】さらに他の実施例では、前記基板が低誘電 率を有する材料から形成されている。好ましくは、前記 基板がガラスエポキシ基板である。

【0036】さらに他の実施例では、前記端子のそれぞ れに接続して、前記基板から外側に向けて伸びる形状を 有する導電性材料からなるピン電極が設けられている。

【0037】さらに他の実施例では、前記半導体チップ の内部には前記MIMキャパシタが複数設けられてお り、該複数のMIMキャパシタに含まれる下部電極がお 互いに接続されている。

【0038】さらに他の実施例では、前記半導体チップ の内部に含まれる前記複数の回路要素のうちで、大きな

チップの外縁部にお互いに隣接しないように配置され、 小さな電圧の信号に関与する第2の種類の回路要素が該 第1の種類の回路要素の間に配置されている。

【0039】さらに他の実施例では、前記半導体チップ の内部に含まれる前記複数の回路要素のうちで、特性イ ンピーダンスが高い第1の種類の回路要素が該半導体チ ップの外縁部にお互いに隣接しないように配置され、特 性インピーダンスが低い第2の種類の回路要素が該第1 の種類の回路要素の間に配置されている。

【0040】さらに他の実施例では、前記半導体チップ が配置されている前記基板の表面を覆う上面が平坦な樹 脂層をさらに備え、該半導体チップが該樹脂層で覆われ ている。

#### [0041]

【作用】請求項1に規定される本発明のハイブリッドI Cでは、半導体チップを配置した基板の外周に直接端子 が形成されている。この端子は、ハイブリッドICの内 部の回路を外部の回路に接続するために使用される。こ れによって、従来のような外部回路との接続に関連した ワイヤボンディング及びパッケージが不要になるため、 製造工程数が最小限に抑えられ、低コスト化及び小型化 が可能になる。また、ポンディングワイヤやパッケージ による動作特性への高周波的な悪影響がなく、優れた特 性のハイブリッド回路を実現することができる。さら に、請求項1に規定される本発明のハイブリッドICで は、高誘電体材料を用いた大容量MIMキャパシタが半 導体チップ内に内蔵されている。このため、基板上にチ ップ部品として容量素子を搭載する必要がなく、基板面 積を削減することができる。以上の作用の組み合わせに より、超小型・低コストのハイブリッドICを実現する ことができる。

【0042】請求項2に規定される本発明のハイブリッ ドICでは、半導体チップの内部の回路素子に入力信号 を整合させる整合回路を備えている。これによって、イ ンピーダンスの整合を得て、良好な動作特性を得ること ができる。

【0043】請求項3に規定される本発明のハイブリッ ドICでは、上記の整合回路に含まれるインダクタは、 半導体チップの中ではなく、基板の一方の面の上に形成 40 されている。これによって、半導体チップの大きさの増 加を防ぐことができる。

【0044】請求項4に規定される本発明のハイブリッ ドICでは、整合回路は、インダクタのみを含む構成を 有している。これによって、必要なインダクタの個数及 び占有面積が減少する。これより、ハイブリッドICが 小型化されると同時に、優れたイメージ周波数抑圧比及 びアイソレーション特性を得ることができる。

【0045】請求項5に規定される本発明のハイブリッ ドICでは、スパイラル型インダクタの最外周線を接地 電圧の信号に関与する第1の種類の回路要素が該半導体 50 している。これにより、他の配線に近づくスパイラル型

インダクタの最外周線の電圧が、低く抑えられる。この 結果、他の信号線との結合を防ぐことができ、優れたア イソレーション特性を得ることができる。

【0046】一方、請求項7に規定される本発明のハイブリッドICでは、整合回路をインダクタ及びキャパシタで構成し、キャパシタを半導体チップの内部に形成している。これによって、インダクタの必要数を減らすことができる一方で、基板面積は増加しない。このため、より小型のハイブリッドICを実現することができる。【0047】なお、整合回路に含まれるインダクタは、スパイラル型またはミアンダ型とすることができる。スパイラル型では、単位面積あたりのインダクタンス値を大きくできる。一方、ミアンダ型では、スルーホール個数が減る。

【0048】請求項10に規定される本発明のハイブリッドICでは、基板の外周に形成される端子のうちで、高周波信号の入出力に関与するRF端子、LO端子及びIF端子に隣接する端子として、接地端子または電源端子を配置する。これより、高周波信号の入出力端子を低インピーダンスの端子で挟むことになり、高周波信号間20の干渉をなくすことができる。また、RF端子などからRF信号などの高周波信号が漏れ出ても高周波的に接地へ逃がすことができるため、高周波信号の入出力端子と他の端子とのアイソレーション特性が改善される。この結果、優れた特性を維持したままハイブリッドICを小型化することができる。

【0049】請求項13に規定される本発明のハイブリッドICでは、RF入力整合回路に含まれるインダクタの線幅を、LO入力整合回路のインダクタの線幅よりも大きくする。これによって、配線抵抗の増加が入力損失 30 に影響を与えるRF入力整合回路の線幅を大きくする一方で、配線抵抗の増加に伴う損失が少ないLO入力整合回路の線幅を細くすることができるので、インダクタの外形寸法をさらに小さくすることができ、より小型のハーイブリッドI-Cを実現することができる。

【0050】請求項14に規定する本発明のハイブリッドICでは、RF入力整合回路とRF端子とを接続する配線を、RF入力整合回路が形成されているのとは反対側の基板面を通している。これによって、高周波信号であるRF信号に関与する信号線と他の信号線との結合を 40防ぐことができ、優れたアイソレーション特性を得ることができる。

【0051】請求項15に規定される本発明のハイブリッドICでは、高周波接地用キャバシタを含むLC共振回路または1/4波長線路が、RF増幅器とミキサ及びLO増幅器とミキサの結合点に設けられている。これによって、半導体チップにおける消費電流が低減される。さらに、高周波接地用キャパシタは半導体チップの内部に設けられるので、基板上に容量を形成する必要がなく、基板寸法の小型化を図ることができる。

【0052】請求項16に規定される本発明のハイブリッドICでは、ミキサに対応する出力整合回路のみがハイブリッドICが形成される基板上に設けられない。これによって、基板寸法の増大及びコストの増加が防がれ

10

【0053】請求項17に規定される本発明のハイブリッドICでは、半導体チップの実装箇所に相当する基板表面に接地電極を配置する。これによって、基板表面において、入力端子側と出力端子間に接地電極が配置されることになる。これより、入力と出力を高周波的に分離することができるため、優れたアイソレーション特性を得ることができる。

【0054】請求項18に規定される本発明のハイブリッドICでは、電源配線の線幅を、LO信号線の配線幅と同等以下の細い値にすることになる。これより、電源線を通じて起こる、同一の電源につながる各素子間の影響を低減することができるため、優れた特性のハイブリッドICを実現することができる。

【0055】請求項19に規定される本発明のハイブリッドICでは、複数のインダクタにそれぞれ接続されている電源配線を、基板内の最小線幅と同等の値とする。これより、インダクタ間の相互作用を抑えることができる。

【0056】請求項20に規定される本発明のハイブリッドICでは、インダクタに短絡配線を設けている。この短絡配線を適宜切断することによって、簡単な構成でインダクタンス値を調整することができ、所望の利得・雑音特性を得ることができる。

【0057】請求項21に規定される本発明のハイブリッドICでは、形成される容量の大きさと精度に応じて、絶縁体膜を形成する高誘電体材料を複数の材料から選択する。これより、半導体チップの小型・高精度化を図ることができる。

【0058】請求項22に規定される本発明のハイブリッドICでは、MBB法またはSBB法によるフリップチップボンディングの採用によって、半導体チップ上及びセラミック基板上のボンディングパッド面積が縮小される。同時に、セラミック基板上のボンディングパッド位置をチップ下面に配置することができるため、セラミック基板を小型化することができる。

【0059】請求項23に規定される本発明のハイブリッドICでは、樹脂の硬化にともなって半導体チップと基板との固着力が増加する。このため、半導体チップとセラミック基板との密着強度、及び半導体チップの信頼性を、同時に高めることができる。また、接続箇所の接触抵抗値を下げて、確実な電気的導通を確保することができる。

【0060】請求項24に規定される本発明のハイブリッドICでは、基板とプリント基板をはんだ接続する際50に、はんだが端子の凹部に取り込まれる。これより、安

定なはんだ付けを行うことができる。

【0061】請求項25に規定される本発明のハイブリ ッドICでは、基板の端子を容易に形成することがで き、低コストのハイブリッドICを実現できる。

【0062】請求項26に規定される本発明のハイブリ ッドICでは、端子に隣接した基板面に形成されて端子 の一部として機能する金属膜部分の面積が低減される。 これより、低コストのハイブリッドICが実現される。

【0063】請求項27に規定される本発明のハイブリ ッドICでは、電源電極及び接地電極の面積が低減され 10 る。これより、基板を小型化することができる。

【0064】請求項28に規定されるように、端子を基 板の四隅に形成すれば、端子面積が削減されて基板が小 型化される。

【0065】請求項29に規定されるように、基板とし て高誘電体材料を使用すれば、伝送線路の長さによる位 相回転の効果が大きくなるために、インダクタの面積を 小さくすることができる。一方、請求項31に規定され るように、基板として低誘電体材料を使用すれば、スパ イラル型インダクタの共振周波数を向上することができ 20 る。あるいは、配線間隔を狭めることができるため、同 一のインダクタンス値を得るために必要なインダクタの 占有面積が削減される。

【0066】請求項33に規定される本発明のハイブリ ッドICでは、ピン電極の使用によって、ハイブリッド ICの回路基板への搭載にあたって従来のはんだ実装工 程を適用することができ、組立コストの増加が抑制され る。

【0067】請求項34に規定される本発明のハイブリ ッドICでは、半導体チップ内に形成される複数のMI Mキャパシタの下部電極をお互いに接続することによっ て、寄生容量が基板側に形成されなくなる。これによっ て、動作特性への悪影響が抑制される。

【0068】請求項35あるいは請求項36に規定され -----る本発明のハイブリッド I Cでは、高周波信号に関与す る回路要素間での結合が防止される。

【0069】請求項37に規定される本発明のハイブリ ッドICでは、上面が平坦な樹脂層を形成することによ って、ハイブリッドICの回路基板への搭載にあたって 従来のインサータを使用することができ、組立コストの 40 増加が抑制される。

#### [0070]

#### 【実施例】

(実施例1)以下、本発明の第1の実施例に係るハイブ リッドICを、図2~図8を参照しながら説明する。

【0071】図2は、本実施例のハイブリッドIC10 0の斜視図である。図2において、セラミック基板12 2の表面には、金属薄膜の一層配線によりスパイラル型 インダクタ102~107が形成されている。それぞれ

119によりセラミック基板122の裏面に形成されて いる配線パターン(図2には不図示)に接続されてい る。セラミック基板122と外部回路との接続は、セラ ミック基板122の端面に凹型に形成された端子108 ~113により行われる。

12

【0072】端子108~113は、例えば、以下のよ うにして形成される。セラミック基板122は、大きな 面積を有する基板を所定のラインで分割して得られる。 この分割工程に先立って、分割線に相当する位置に沿っ て複数のスルーホールを設け、そのスルーホールの内面 にAuめっきを行う。その後に、これらのスルーホール を通る分割線に沿って基板を分割する。これによって、 Auめっきが施されたスルーホールが分割されて、端子 108~113が得られる。これより、各端子108~ 113の表面、ならびにセラミック基板122の表面及 び裏面のうちで各端子108~113に隣接する部分に は、電気的導通を確実に確保するためのAuめっき層1 08a~113aが形成されている。

【0073】図2では、それぞれの端子108~113 は、断面が半円状をした半円柱状の部分がセラミック基 板122から取り除かれた形状をしている。しかし、形 状はこれに限られるものではない。例えば、断面が四角 形などの角柱状の部分がセラミック基板122から取り 除かれた形状を有する端子を形成してもよい。ただし、 上述した方法によって端子108~113を形成する場 合には、端子の形状を図2に示すようなものにすること によって、形成工程の簡略化や形成される形状の高精度 化を図ることができる。

【0074】高周波信号の入出力端子108~110に 隣接する端子111~113は、必ず低インピーダンス の電源端子111または接地端子112、113である ように配置される。これは、それぞれの端子108~1 13の間で高周波的な結合が起こらないようにするため である。

【0.0.7.5.】セラミック基板122の表面には、GaA SICチップなどの半導体チップ101が、フェースダ ウン実装されている。半導体チップ101の表面(図2 には不図示)には、高誘電率材料を用いた容量素子、イ オン注入法または薄膜形成法によって作られた抵抗素 子、及びFETが形成されている。半導体チップ101 に隣接して、スルーホール111b、112bが設けら れている。スルーホール111bは、セラミック基板1 22の裏面に設けられた配線パターンを介して、電源端 子111に接続されている。同様にスルーホール112 bは、セラミック基板122の裏面に設けられた配線パ ターンを介して、接地端子112、113に接続されて いる。半導体チップ101は、さらに、RF (Radio Fr equency) 信号線130及びLO (Local Oscillator) 信号線131によってスルーホール114、116に接 のインダクタ102~107は、スルーホール114~ 50 続されている。これらのスルーホール114、116

は、後述するように、セラミック基板122の裏面に設けられた配線パターンを介して、RF端子108及びL 〇端子109にそれぞれ接続されている。

【0076】スパイラル構造を有するインダクタ103では、スパイラルの最外周配線を接地端子112に接続して接地しているため、スパイラルの中心部から外周部へ向かうほど低インピーダンスになる。従って、例えば半導体チップ101の内で発生したLO漏洩電力がRF信号線130を伝搬して来ても、RF信号線130に隣接するインダクタ103の低インピーダンス線による遮 10 蔽効果によって、LO漏洩電力がRF端子108と直接的に結合することがない。

【0077】図3は、図2に示したセラミック基板12 2の上面図である。ただし、図2に描かれていた半導体 チップ101を実装する前の状態を示す。なお、図2と 同じ構成要素には同じ参照番号を付してあるので、その 詳細な説明はここでは省略する。

【0078】図3に示されるように、半導体チップの実装部に相当する箇所には、接地電極140が設けられている。この接地電極140は、スルーホール112bを20介して、セラミック基板122の端面に設けられた接地端子112、113に接続されている。このように接地電極140を設けることによって、RF信号とLO信号とが電気的に分離される。そのため、LO信号からRF信号への漏洩電力が低減される。

【0079】スパイラル型インダクタ102~107では、隣接する導体間に短絡導体150を設けている。レーザートリミング装置等によりこの短絡導体150を適宜切断することによって、インダクタンス値を容易に微調整することができる。

【0080】後述するRF入力整合回路に含まれるインダクタ102、103では、その配線抵抗が入力損失に影響を与える。そこで、その配線抵抗を低減するため、配線幅及び配線間隔をそれぞれ50μmに設定していーる。一方、後述するLO入力整合回路に含まれるインダクタ105、106、及び段間負荷インダクタ104、107では、その損失がそれほど問題にならないため、インダクタの占有面積を低減する目的で配線幅及び配線間隔を30μmに設定し、セラミック基板122の小型化を図っている。

【0081】図4は、セラミック基板122の裏面図である。但し、記載を明瞭にするために、図4は、描かれているセラミック基板122の上下左右方向が図2及び図3に示したものと同じになるように、透視図として描かれている。また、図4において、図2及び図3と同じ構成要素には同じ参照番号を付してある。

【0082】図3及び図4を参照して、セラミック基板 122の裏面の配線パターン、及び入力される信号の流れを以下に説明する。

【0083】 R F端子108から入力された R F信号

は、基板122の裏面に設けられた信号線108cによって接続されたスルーホール114、115を経て、基 振122の事面のインダクタ102 103に伝達され

板122の表面のインダクタ102、103に伝達される。さらに、インダクタ102から、RF信号線130 を通って半導体チップ101のRF入力端子に入力され

14

【0084】L0端子109から入力されたL0信号は、基板122の裏面に設けられた信号線109 cによって接続されたスルーホール116、117を経て、基板122の表面のインダクタ105、106に伝達される。さらに、インダクタ105から、L0信号線131を通って半導体チップ101のL0入力端子に入力され

【0085】電源端子111は、基板122の裏面に設けられた信号線111cによって接続されたスルーホール111bを経て、半導体チップ101の電源端子に接続されている。さらに、セラミック基板122の裏面の大半を覆うように、接地端子112、113に接続された接地配線パターン112cが設けられている。

【0086】図5は、図2のA-A'線における断面図 である。図5においても、図2~4と同じ構成要素には 同じ参照番号を付している。また、これまでの図で個別 に示されていたセラミック基板122の表面に設けられ る金属配線パターン、及びそれにスルーホール111 b、112bを介して接続されているセラミック基板1 22の裏面に設けられる金属配線パターンは、図5では 参照番号302、303によって総称的に示している。 【0087】半導体チップ101は、チップ上のボンデ ィングパッドにAuバンプ301を接着した後に、チッ プ表面を下にしてセラミック基板122上の所定の位置 に固定される。固定には光硬化性樹脂304を用い、紫 外線を照射することにより半導体チップ101をセラミ ック基板122に固着させる。このときの光硬化性樹脂 304の収縮力により、Auバンプ301は、セラミッ ク基板 1-2-2 の表面の金属配線 3 0.2 に低い接触抵抗値 で接続される。

【0088】半導体チップ101の固着にあたっては、 半導体チップ101をセラミック基板122に向かって 押しながら樹脂を硬化させる。上記で使用している光硬 化性樹脂は短時間で硬化するので、上記の工程で半導体 チップ101にダメージが与えられる可能性が小さい。 あるいは、光硬化性樹脂に代えて、熱硬化性樹脂あるい は速乾性樹脂も使用できる。

【0089】図6は、本実施例のハイブリッドIC及び周辺回路の回路図である。図6において、図 $2\sim4$ における端子 $108\sim113$ に相当する箇所は、同じ参照番号によって示している。

【0090】図6に示されるように、セラミック基板1 22上には、RF増幅器430、LO増幅器431及び 50 ミキサ432から構成されている半導体チップ101

が、フリップチップ法により実装されている。また、R F入力整合回路439、LO入力整合回路440、RF 増幅器430の負荷インダクタ104、及びLO増幅器 431の負荷インダクタ107が、セラミック基板12 2の上にさらに形成されている。RF増幅器430の負荷インダクタ104及びLO増幅器431の負荷インダクタ107は、ともに電源端子111に接続されている。

【0091】RF入力整合回路439は「直列-並列型」と呼ばれるタイプのものであって、信号線108c 10 に直列に接続されている直列インダクタ102、及び信号線108cと接地電極456との間に並列に設けられている並列インダクタ103により構成されている。LO入力整合回路440も同様な「直列-並列型」であって、信号線109cに直列に接続されている直列インダクタ105、及び信号線109cと接地電極456との間に並列に設けられている並列インダクタ106により構成されている。

【0092】図6では、並列インダクタ103、106 がそれぞれの整合回路の入力側に近く配置されている。あるいは、直列インダクタ102、105を、それぞれの整合回路の入力側に近く配置してもよい。

【0093】本実施例のハイブリッドICでは、RF増幅器430への入力線に接続された直流遮断容量409、RF増幅器430とミキサ432との間の接続容量411、LO増幅器431への入力線に接続された直流遮断容量410、及びLO増幅器431とミキサ432との間の接続容量412とが、半導体チップ101の内部に集積化されている。

【0094】さらに、RF増幅器430の負荷インダクタ104及びLO増幅器431の負荷インダクタ107の電源端を高周波的に接地するための接地容量407、408が、同様に半導体チップ101の内部に集積化されている。接地容量407、408は、絶縁膜として高誘電体材料を用いて形成されている。

【0095】RF増幅器 430は、バイアス抵抗 413、416により自己バイアスされたデュアルゲートFET 401から構成されている。同様に、LO増幅器 431は、バイアス抵抗 414、417により自己バイアスされたデュアルゲートFET 402から構成されてい 40る。さらに、ミキサ 432は、バイアス抵抗 415、418、419により自己バイアスされたデュアルゲートFET 403から構成されている。それぞれのデュアルゲートFET 401~403の各ソース端子は、高誘電体材料を用いた接地容量 404~406により、それぞれ高周波的に接地されている。

【 0 0 9 6 】 ミキサ 4 3 2 により周波数変換された I F (Intermediate Frequency) 信号は、本実施例のハイブリッド I C が設けられているセラミック基板 1 2 2 の外部に設けられた I F 出力整合回路 4 5 1 により、外部回 50

路系の特性インピーダンスに整合される。その後に、I F出力端子454から出力される。IF出力整合回路4 51は、電源455と信号線との間に並列に接続されているインダクタ446、信号線と接地電極456との間に並列に接続されている接地容量448、及び信号線に直列に接続されているインダクタ447と容量449とによって構成されている。

【0097】なお、電源455とセラミック基板122 の電源端子111とを接続する電源ラインには、接地容量450が接続されている。

【0098】本実施例では、半導体チップ101の内部の回路要素とセラミック基板122上の他の回路要素とを接続するために、マイクロバンプボンディング法(MBB法)を用いて半導体チップ101をセラミック基板122にフェースダウン実装する。具体的には、半導体チップ101のボンディングパッド420~429上にAuバンプを接着し、半導体チップ101の表面を下にしてセラミック基板122のボンディングバッド位置に正確に配置する。その後に、先に図5を参照して説明したように、樹脂、例えば光硬化性樹脂によりセラミック基板122上に半導体チップ101を固定する。なお、実装にあたっては、MBB法に代えてスタッドバンプボンディング法(SBB法)も使用できる。

【0099】本実施例において、典型的には、RF信号の周波数は880MHz、LO信号の周波数は790MHz、及びIF信号の周波数は90MHzである。このように、IF信号の周波数はRF信号やLO信号の周波数に比べて非常に低いため、IF出力整合回路451を構成するインダクタ446、447のインダクタンス値は、RF入力整合回路439に含まれるインダクタ105、103、及びLO入力整合回路440に含まれるインダクタ105、106のインダクタンス値の10倍以上の値になる。このため、IF出力整合回路451をセラミック基板122上に形成することは基板面積の極端な増大をもたらし、結果的にはコストの増加につながる。

【0100】本実施例では、セラミック基板122上に 形成することによって大きな効果が得られる回路部分の みを基板122の上に集積化して形成することによっ て、高性能化及び低コスト化をともに実現している。

【0101】なお、セラミック基板122に設けられる電源配線の線幅は、基板内の最小線幅と同等にする。また、電源端子111にはRF増幅器430の負荷インダクタ104及びLO増幅器431の負荷インダクタ107がともに接続されているが、これらのインダクタ104、107を接続する配線の線幅も、基板内の最小線幅と同等にする。

【0102】図7は、図6に示した回路図に対応する半 導体チップ101の、具体的な回路要素の配置を示す平 面図である。図7において、図6と同じ回路要素には同

じ参照番号を付している。

【0103】半導体チップ101では、イオン注入法を 用いて、GaAs基板200の上にMESFET及び抵 抗索子を形成している。一方、容量索子にはMIM構造 を採用しており、その絶縁膜には2種類の材料を使い分 けている。すなわち、大きな容量値が要求される部分、 具体的にはRF増幅器430及びLO増幅器431の負 荷インダクタ104、107を接地する接地容量40 7、408などには、高誘電率材料である比誘電率が1 20程度のチタン酸ストロンチウム膜を使用している。 一方、容量値に精度が要求されるその他の容量には、低 誘電率材料である比誘電率が7程度の窒化シリコン膜を 使用している。これは、窒化シリコン膜の方が膜厚の制 御を確実に行うことができるために、形成される容量の 値を精度良く制御できるからである。ただし、使用でき る材料は上記に限られるわけではない。例えば、高誘電 率材料としては、バリウムチタン酸ストロンチウム (B · aSrTiO) や酸化タンタル (TaO) を使用するこ とができ、低誘電率材料としては、酸化シリコン(Si O<sub>2</sub>) や酸化窒化シリコン (SiON) を使用すること ができる。

【0104】また、本実施例のハイブリッドIC100では、異なる信号間の結合を防止するために、半導体チップ101の内部で、信号電圧が相対的に高い部分と低い部分とをお互いに分離して配置している。すなわち、信号電圧及び特性インピーダンスが高い部分(第1種類の回路要素)を半導体チップ101の外縁部にお互いに離して配置している。一方、信号電圧及び特性インピーダンスが低い部分(第2種類の回路要素)は、半導体チップ101の内側において、第1種類の回路要素の間に配置している。

【0105】具体的には、RF信号系においてはボンディングパッド420、423、直流遮断容量409、FET401及び接続容量411、またLO信号系においてはボンディングパッド421、424、直流遮断容量410、FET402及び接続容量412を、チップ101の外側に配置する。上記の回路要素はいずれも、関与する信号電圧及び特性インピーダンスがともに高い。一方、関与する信号電圧及び特性インピーダンスがともに低い回路要素である接地容量(バイパスコンデンサ)404、405を、半導体チップの内側のRF信号系とLO信号系との間に配置している。

【0106】また、ミキサ432においても、特性インビーダンスが低い接地容量(バイパスコンデンサ)406を半導体チップ101の内側に集積化して配置し、RF信号とLO信号とを分離している。

【0107】このような配置によって、RF信号とLO信号との間の高周波的な結合を抑制して、優れた高周波特性を得ることができる。

【0108】以上のように構成された本実施例のハイブ 50 クタンス値より小さくすることができる。したがって、

18 リッドIC100の動作を、先述の図6に示した回路図 を参照して説明する。

【0109】RF入力端子452より入力されたRF信号は、セラミック基板122の端面に設けられた端子の一つであるRF端子108を介して、RF入力整合回路439に入力される。その後、RF増幅器430を構成するデュアルゲートFET401の第1ゲートに入力され、FET401により増幅される。その後、接続容量411を経て、ミキサ432のデュアルゲートFET403の第1ゲートに入力される。

【0110】同様に、LO入力端子453より入力されたLO信号は、セラミック基板122の端面に設けられた端子の一つであるLO電極109を介して、LO入力整合回路440に入力される。その後、LO増幅器431を構成するデュアルゲートFET402により増幅される。その後、接続容量412を経て、ミキサ432のデュアルゲートFET403の第2ゲートに入力される。

【0111】ミキサ432のデュアルゲートFET40 3はRF信号及びLO信号を周波数変換し、RF信号及 びL〇信号それぞれの周波数の和及び差の周波数成分を 持つIF信号を出力する。IF信号は、セラミック基板 122の端面に設けられた端子の一つである I F端子1 10を介してIF出力整合回路451に入力され、さら にIF出力端子454から後段の回路へと出力される。 【0112】RF増幅器430の負荷にはインダクタ1 04が用いられており、デュアルゲートFET401の ドレインーゲート間容量Cgd、及びデュアルゲートF ET403の第1ゲート-ソース間容量Cgsととも に、並列共振回路を形成している。従って、この並列共 振回路の共振周波数をRF信号の周波数に合わせること で、高い利得を持つRF増幅器430が構成できる。 【0113】L〇増幅器431についても同様に、イン ダクタ負荷107、デュアルゲートFET402のドレ インーゲート間容量Cgd、及びデュアルゲートFET 403の第2ゲートーソース間容量 Cgsによる並列共 振回路を構成することによって、高い利得を持つLO増 幅器431を得ている。

【0114】あるいは、このRF増幅器430及びLO増幅器431の負荷インダクタ104、107をそれぞれ1/4波長線路で置き換えても、同等の性能が得られる。RF入力整合回路439及びLO入力整合回路440は、同一の概念に基づいて設計されている。例えば、RF入力整合回路439を例にとって説明すると、デュアルゲートFET401のゲート端子に直列インダクタ102が接続され、さらに直列インダクタ102の入力側に並列インダクタ103が接続されている。この構成により、インダクタ102、103のインダクタンス値を、他の整合回路構成を採用した場合に得られるインダクタンス値より、フタンス値より、コートができる。Lt

整合回路439の占有面積を小さくすることができる。 これは、LO入力整合回路440でも同様である。

【0115】また、本実施例では、小型化を目的として インダクタ102~107にスパイラル型インダクタを 用いている。あるいは、ミアンダ型インダクタを用いて もよい。スパイラル型インダクタとミアンダ型インダク タとを比較した場合、スパイラル型の方が単位面積あた りのインダクタンス値を大きくできる点で特性的には有 利である。一方、ミアンダ型インダクタは、形成が必要 なスルーホールの数を減らすことができるので、コスト 10 を下げることができる。

【0116】以下に、図8(a)及び図8(b)を参照 して、本実施例における容量の構造を説明する。

【0117】図8(a)は、図7の線B-B'における 断面図であり、RF増幅器430及びLO増幅器431 にそれぞれ含まれる接地容量404、405の構造を示 す。一方、図8(b)は、図8(a)の構造を従来技術 によって構成した場合の断面図である。なお、図8

(b)の構成要素には、図8(a)における対応する構 成要素の参照番号にさらに"b"を加えた番号を付けて いる。

【0118】図8 (a) において、GaAs基板200 の上に、第1の層間膜201を堆積し、さらにその上に 適切な大きさにパターン化された下部電極202を形成 している。下部電極202は、2つの接地容量404、 405に共通した接地電極として機能する。

【0119】下部電極202の上には、それぞれの接地 容量404、405に対応する高誘電体薄膜203、キ ャパシタ電極204及び上部電極205が設けられてい る。接地容量404、405が形成されている箇所以外 30 の部分は第2の層間膜206によって覆われ、さらにそ の上を保護膜207が覆っている。

【0120】一方、従来技術では、一般に図8(b)に 示すように、GaAs基板200bの上に第1の層間膜 \_2\_0\_1\_bを堆積し、さらにその上に、適切な大きさにパ ターン化された下部電極202bをそれぞれの接地容量 404b、405bに対応して別個に形成する。それぞ れの下部電極202bの上には、接地容量404b、4 05 bに対応する高誘電体薄膜 203 b、キャパシタ電 極204bを形成する。また、接地容量404b、40 5 bが形成されている箇所以外の部分は、第2の層間膜 206 bによって覆う。上述の構造の上を覆うように、 上部電極205bが設けられ、さらにその上を保護膜2 07bが覆っている。

【0121】このように、従来技術では、上部電極20 5 b を接地電極として共有する。この場合、2つの接地 容量404b、405bに対応する下部電極202bの 間に存在する寄生容量 Cs'は、図8(b)に示すよう に基板200b側に存在する。この寄生容量Cs'は、

的大きな値を有し、その結果として2つの容量404 b、405bの間の高周波的結合の原因になる。

【0122】これに対して本実施例では、2つの接地容 量404、405の間で下部電極202を共有し、接地 電極として機能させる。この構成では、寄生容量Cs は、図8(a)に示すように下部電極202よりも上側 でのみ形成される。このため、基板200の高い誘電率 が寄生容量CSに影響を与えない。逆に、寄生容量CS の形成位置に相当する箇所にエポキシ樹脂などの樹脂が 充填される場合には、一般にそれらの樹脂が低誘電率を 有することから、寄生容量CSの値を小さくすることが できる。

【0123】このように、図8(a)に示すような構成 を有する容量を形成することによって、本実施例のハイ ブリッドIC100では、接地容量404、405の間 の高周波的な結合を大幅に低減することができ、回路の 高周波特性を改善することができる。

【0124】なお、上記の説明では接地容量404、4 05を例にとっているが、図8(a)に示すような容量 の構成は、本実施例のハイブリッドIC100における 半導体チップ101の内部に含まれる他の容量に対して も、適用可能である。

【0125】(実施例2)以下、本発明の第2の実施例 に係るハイブリッドICについて、図9を参照しながら 説明する。

【0126】図9は、第2の実施例のハイブリッドIC 250及び周辺回路の回路図である。図9が、第1の実 施例におけるハイブリッドIC100を示す図6と異な る点は、RF入力整合回路607及びLO入力整合回路 608に並列容量605、606を付加するとともに、 直列インダクタ601、603及び並列インダクタ60 2、604の接続順序が逆になっている点である。これ によって、RF入力整合回路607及びLO入力整合回 路608は、それぞれ「並列-直列型インダクタ+並列 容量」構成となっている。なお、図6及び図9におい て、同じ構成要素には同じ参照番号を付けており、その 詳細な説明はここでは省略する。

【0127】RF入力整合回路607は、直列インダク 夕601、並列インダクタ602、及び並列容量605 40 により、図9に示すように構成されている。LO入力整 合回路608も同様にして、直列インダクタ603、並 列インダクタ604、及び並列容量606により、図9 に示すように構成されている。

【0128】上記のRF入力整合回路607及びLO入 力整合回路608の構成において、インダクタ601~ 604は半導体チップ457の外部のセラミック基板4 58の上に形成されている、並列容量605、606 は、それぞれ半導体チップ457の内部に集積化されて いる。具体的には、窒化シリコンを絶縁膜とするMIM 基板200bが高い誘電率を有していることから、比較 50 容量を用いて形成される。この構成により、並列インダ

クタ602、604のインダクタンス値を小さくするこ とができるため、セラミック基板458の小型化が可能 になるとともに、イメージ周波数を有するIF信号によ る妨害を排除する能力が高まる。

【0129】 (実施例3)以下、本発明の第3の実施例 に係るハイブリッドICについて、図10を参照しなが

【0130】図10は、第3の実施例におけるハイブリ ッドIC300に含まれるセラミック基板の上面図であ る。ただし、半導体チップを実装する前の状態を示す。 なお、図3に示した第1の実施例の場合と同じ構成要素 には同じ参照番号を付してあるので、その詳細な説明は ここでは省略する。

【0131】図10に示すように、本実施例のハイブリ ッドIC300では、第1及び第2の実施例のハイブリ ッドIC100、250における一部のスパイラル型イ ンダクタに代えて、ミアンダ型インダクタ701~70 4を使用する。低損失が要求されるRF入力整合回路の インダクタ102、701は、配線抵抗を低減するため に配線幅及び配線間隔を50μmに設定している。— 方、LO入力整合回路のインダクタ105、703及び 段間負荷インダクタ702、704は、その損失がそれ ほど問題にならないため、インダクタの占有面積を低減 する目的で配線幅及び配線間隔を30µmに設定し、セ ラミック基板の小型化を図っている。

【0132】ミアンダ型インダクタ701~704及び スパイラル型インダクタ102、105のそれぞれにお いて、隣接する導体間に短絡導体712、150を設け ている。レーザートリミング装置等によりこの短絡導体 712、150を適宜切断することによって、各インダ 30 クタ102、105、701~704のインダクタンス 値を容易に微調整することができる。

【0133】ミアンダ型インダクタ701~704を用 いることにより、形成すべきスルーホールの個数を減ら **」すことができる。そのため、製造コストを低減すること** ができる。

【0134】一方、本実施例においては、半導体チップ の搭載箇所の近傍に形成される接地電極710には、2 個のスルーホール705、706を設けている。同様 に、電源電極711には、2個のスルーホール707、 708を設けている。これらのスルーホール705~7 08によって、接地電極710及び電源電極711は、 セラミック基板のもう一方の面に設けられている所定の 配線パターンにそれぞれ接続されている。このとき、図、 10に示すように、複数の小型のスルーホールを用いる ことにより、スルーホールのインダクタンスを小さくす ると同時に、セラミック基板を小さくすることができ

【0135】なお、このような複数のスルーホールの形

イブリッドICに限られるものではない。他の実施例で 説明しているようなスパイラル型インダクタのみを含む ハイブリッドICについても、適用可能である。

【0136】 (実施例4) 図11は、本発明の第4の実 施例におけるハイブリッドIC400の構成を示す上面 図である。また、図12は、図11に示すハイブリッド I C 4 0 0 の回路図である。

【0137】本実施例のハイブリッドIC400では、 基板530の端面に形成する端子の一部を、基板530 の辺上ではなく四隅に設けている。具体的には、RF端 子501、LO端子503、電源端子502、504 を、基板530の四隅に設けている。一方、IF端子5 06及び接地端子505は、基板の辺上に設けている。 このように、基板530の端部に形成する端子の一部を 基板の四隅に形成することによって、基板530の必要 面積を削減することができる。

【0138】基板530の上面には、スパイラル型イン ダクタ102~107を含む回路要素が形成されてい る。ここで形成される回路要素は、後述する抵抗素子5 20、521を除いて、先に図3を参照して説明した第 1の実施例のハイブリッドIC100の場合と同様であ るので、ここではその詳細な説明を省略する。また、基 板530の表面における各回路要素の実際の配置は、使 用する基板530の面積を考慮して最適なものにすれば よい。

【0139】図12に示す本実施例のハイブリッドIC の回路構成は、基本的に、先に図6を参照して説明した 第1の実施例の回路構成と同様である。相違点は、RF 増幅器430の負荷インダクタ104及びLO増幅器4 31の負荷インダクタ107にそれぞれ並列に、抵抗素 子520、521が接続されている点である。これによ って、負荷インダクタ104あるいは負荷インダクタ1 07から構成される共振回路のQ値を自由に調整するこ とができ、回路の発振を防止できるという効果が得られ る。なお、図12に含まれる上記の抵抗素子520、5 21以外の回路要素は、図6を参照して説明した第1の 実施例のハイブリッドIC100の場合と同様であるの で、ここではその詳細な説明を省略する。

【0140】以上に説明したように、本実施例によれ 40 ば、基板530の小型化が実現される。

【0141】 (実施例5) 図13は、本発明の第5の実 施例におけるハイブリッドIC500の斜視図である。 【0142】本実施例のハイブリッドIC500では、 セラミック基板122の端部に(すなわち、辺に沿っ て)設けられる端子108~113に、さらに金属ある いは金属化合物などの導電性材料でできた端子ピンを接 続している。端子ピンの材質としては、半導体用リード フレームに一般的に用いられる銅合金が適している。

【0143】具体的には、先に図2を参照して説明した 成は、本実施例で述べたミアンダ型インダクタを含むハ 50 第1の実施例のハイブリッドIC100の構成におい

て、それぞれの端子108~113を、角柱状の部分が 基板122から除去されたような形状を有するように形 成する。その上で、さらにそれぞれの端子の凹部を埋め るとともに、基板122から外側へ延びた形状を有する 端子ピンを、各端子103~108に接続する。

【0144】このような形状の端子ピンを設けることに より、従来のはんだ実装によってハイブリッドIC50 0を回路基板へ搭載することができ、組立コストの上昇 を抑えることができる。

【0145】なお、図13において、図2と同じ構成要 10 素には同じ参照番号を付けている。一部の配置が異なっ ているものの、それらの機能や得られる特徴は同じであ るので、その詳細な説明はここでは省略する。

【0146】(実施例6)図14は、本実施例のハイブ リッドIC600の構成を示す断面図である。図14 は、先に第1の実施例に関連して説明した図5に対応す るものである。同じ構成要素には同じ参照番号を付けて いるので、その詳細な説明はここでは省略する。

【0147】これまでに説明した第1~第5の実施例の ハイブリッドIC100~500は、セラミック基板の 上に半導体チップを搭載した状態のままであって、それ に続く後工程は実施していない。それに対して本実施例 では、図14に示すように、半導体チップ101をセラ ミック基板122の上にフリップチップボンディングし た後に、さらにセラミック基板122の上に樹脂を充填 して樹脂層610を形成する。このとき、樹脂層610 の上面は、平坦化する。樹脂層610は、少なくとも半 導体チップ101、及びセラミック基板122の表面に 形成されるスパイラル型インダクタを覆うように形成す る。樹脂層610の材料としては、例えばエポキシ樹 脂、シリコーン樹脂などを使用することができる。

【0148】これによって、ハイブリッドIC600を 回路基板などに実装する際にインサータを使用すること が可能になり、生産性が向上する。また、先に第1の実 - 施例に関連して図8 (a) 及び図8 (b) を参照して説。 明したように、このように樹脂610を充填すると、寄 生容量が生じてもその容量値を小さくすることができ る。

【0149】なお、この樹脂層610の形成は第1の実 施例で説明したハイブリッドIC100にのみ適用でき るものではなく、他の実施例におけるハイブリッドIC に対しても、同様に適用できる。

【0150】以上に説明した第1~第6の実施例では、 いずれも比較的高い誘電率を有するセラミック基板の上 に、本発明のハイブリッドICを形成している。あるい は、セラミック基板に代えて、低い誘電率を有する材料 で形成された基板、例えばガラスエポキシ基板(誘電 率: 4.0)を用いることもできる。

【0151】このように低い誘電率を有する材料ででき た基板を使用することによって、スパイラル型インダク 50 スパイラル型またはミアンダ型とすることができる。ス

夕の共振周波数を向上させることができる。この結果、 以上の説明で述べたようなセラミック基板を用いる場合 に比べて、より高い周波数帯で使用することが可能にな る。あるいは、同一周波数帯で使用する場合には、共振 周波数を低下させることなく、スパイラル型インダクタ の占有面積を削減することができる。

#### [0152]

【発明の効果】以上に説明したように、請求項1に規定 される本発明のハイブリッドICでは、ハイブリッドI C内部の回路を外部回路に接続するための端子を、半導 体チップを配置した基板の外周に直接形成することによ って、従来のような外部回路との接続に関連したワイヤ ボンディング及びパッケージが不要になるため、製造工 程数が最小限に抑えられ、低コスト化及び小型化が可能 になる。また、ボンディングワイヤやパッケージによる 動作特性への高周波的な悪影響がなく、優れた特性のハ イブリッド回路を実現することができる。さらに、高誘 電体材料を用いた大容量MIMキャパシタが半導体チッ プ内に内蔵されているため、基板上にチップ部品として 容量素子を搭載する必要がなく、基板面積を削減するこ とができる。以上の点の組み合わせにより、超小型・低 コストのハイブリッドICを実現することができる。

【0153】請求項2に規定されるように、半導体チッ プの内部の回路素子に入力信号を整合させる整合回路を 備えることによって、インピーダンスの整合を得て、良 好な動作特性を得ることができる。

【0154】上記の整合回路に含まれるインダクタを、 半導体チップの中ではなく、請求項3に規定されるよう に基板の一方の面の上に形成することによって、半導体 30 チップの大きさの増加を防ぐことができる。

【0155】整合回路を、請求項4に規定するようにイ ンダクタのみを含む構成とすることによって、必要なイ ンダクタの個数及び占有面積が減少する。これより、ハ イブリッドICが小型化されると同時に、優れたイメー ジ周波数抑圧比及びアイソレーション特性を得ることが できる。

【0156】請求項5に規定されるように、スパイラル 型インダクタの最外周線を接地することにより、他の配 線に近づくスパイラル型インダクタの最外周線の電圧 40 が、低く抑えられる。この結果、他の信号線との結合を 防ぐことができ、優れたアイソレーション特性を得るこ とができる。

【0157】一方、整合回路を、請求項7に規定するよ うにインダクタンス及びキャパシタで構成し、キャパシ タを半導体チップの内部に形成すれば、インダクタの必 要数を減らすことができるとともに基板面積は増加しな い。このため、より小型のハイブリッドICを実現する ことができる。

【0158】なお、整合回路に含まれるインダクタは、

バイラル型では、単位面積あたりのインダクタンス値を 大きくできる。一方、ミアンダ型では、スルーホール個 数が減る。

【0159】請求項10に規定されるように、基板の外周に形成される端子のうちで、高周波信号の入出力に関与するRF端子、LO端子及びIF端子に隣接する端子として、接地端子または電源端子を配置すれば、高周波信号の入出力端子を低インピーダンスの端子で挟むことになり、高周波信号間の干渉をなくすことができる。また、RF端子などからRF信号などの高周波信号が漏れ 10出ても高周波的に接地へ逃がすことができるため、高周波信号の入出力端子と他の端子とのアイソレーション特性が改善される。この結果、優れた特性を維持したままハイブリッドICを小型化することができる。

【0160】RF入力整合回路に含まれるインダクタの線幅を、請求項13に規定されるようにLO入力整合回路のインダクタの線幅よりも大きくすれば、配線抵抗の増加が入力損失に影響を与えるRF入力整合回路の線幅を大きくする一方で、配線抵抗の増加に伴う損失が少ないLO入力整合回路の線幅を細くすることができるので、インダクタの外形寸法をさらに小さくすることができ、より小型のハイブリッドICを実現することができる。

【0161】RF入力整合回路とRF端子とを接続する配線を、請求項14に規定するようにRF入力整合回路が形成されているのとは反対側の基板面を通すように配線すれば、高周波信号であるRF信号に関与する信号線と他の信号線との結合を防ぐことができる。これより、優れたアイソレーション特性を得ることができる。

【0162】請求項15に規定されるように、高周波接 30 地用キャパシタを含むLC共振回路または1/4波長線路を、RF増幅器とミキサ及びLO増幅器とミキサの結合点に設けることによって、半導体チップにおける消費電流が低減される。さらに、高周波接地用キャパシタは半導体チップの内部に設ければ、基板上に容量を形成する必要がなく、基板寸法の小型化を図ることができる。

【0163】請求項16に規定されるように、ミキサに対応する出力整合回路のみをハイブリッドICが形成される基板上に設けないことによって、基板寸法の増大及びコストの増加が防がれる。

【0164】請求項17に規定されるように、半導体チップの実装箇所に相当する基板表面に接地線を配置すれば、基板表面において入力端子側と出力端子間に接地線が配置されることになるので、入力と出力を高周波的に分離することができる。このため、優れたアイソレーション特性を得ることができる。

【0165】請求項18に規定されるように、電源配線の線幅をLO信号線の配線幅と同等以下の細い値にすれば、電源線を通じて起こる、同一の電源につながる各素子間の影響を低減することができる。このため、優れた50

特性のハイブリッドICを実現することができる。

【0166】請求項19に規定されるように、複数のインダクタにそれぞれ接続されている電源配線を基板内の最小線幅と同等の値とすることにより、インダクタ間の相互作用を抑えることができる。

【0167】請求項20に規定されるように、インダクタに短絡導線を設けた上でその短絡配線を適宜切断することによって、簡単な構成でインダクタンス値を調整することができ、所望の利得・雑音特性を得ることができる。

【0168】請求項21に規定されるように、半導体チップ内部に形成されるMIMキャパシタの構成材料として誘電率の異なる複数の材料を使用すれば、形成される容量の大きさと精度に応じて、絶縁体膜を形成する高誘電体材料を適宜選択できる。これより、半導体チップの小型・高精度化を図ることができる。

【0169】請求項22に規定されるように、MBB法またはSBB法によるフリップチップボンディングで半導体チップを基板に搭載すれば、半導体チップ上及びセラミック基板上のボンディングパッド面積が縮小されると同時に、セラミック基板上のボンディングパッド位置をチップ下面に配置することができる。このため、セラミック基板を小型化することができる。

【0170】請求項23に規定されるように、樹脂によって半導体チップを基板に固定すれば、樹脂の硬化にともなって半導体チップと基板との固着力が増加するので、半導体チップとセラミック基板との密着強度、及び半導体チップの信頼性を、同時に高めることができる。また、接続箇所の接触抵抗値を下げて、確実な電気的導通を確保することができる。

【0171】請求項24に規定されるように凹状の端子を形成すれば、基板とプリント基板をはんだ接続する際にはんだが端子の凹部に取り込まれて、安定なはんだ付けが実現される。

【0172】請求項25によれば、基板の端子を容易に 形成することができ、低コストのハイブリッドICを実 現できる。

【0173】請求項26によれば、端子に隣接した基板面に形成されて端子の一部として機能する金属膜部分の 10面積が低減されるので、低コストのハイブリッドICが実現される。

【0174】請求項27によれば、電源電極及び接地電極の面積が低減されるので、基板を小型化することができる。

【0175】請求項28に規定されるように、端子を基板の四隅に形成すれば、端子面積が削減されて基板が小型化される。

【0176】請求項29に規定されるように、基板として高誘電体材料を使用すれば、伝送線路の長さによる位相回転の効果が大きくなるために、インダクタの面積を

小さくすることができる。一方、請求項31に規定され るように、基板として低誘電体材料を使用すれば、スパ イラル型インダクタの共振周波数を向上することができ る。あるいは、配線間隔を狭めることができるため、同 一のインダクタンス値を得るために必要なインダクタの 占有面積が削減される。

【0177】請求項33に規定されるようにピン電極を 使用すれば、ハイブリッドICの回路基板への搭載にあ たって従来のはんだ実装工程を適用することができ、組 立コストの増加が抑制される。

【0178】請求項34に規定されるように、半導体チ ップ内に形成される複数のMIMキャパシタの下部電極 をお互いに接続すれば、寄生容量が基板側に形成されな くなる。これによって、動作特性への悪影響が抑制され

【0179】半導体チップ内の回路要素を請求項35あ るいは請求項36に規定されるように配置すれば、高周 波信号に関与する回路要素間での結合が防止される。

【0180】請求項37に規定されるように上面が平坦 な樹脂層を形成すれば、ハイブリッドICの回路基板へ 20 の搭載にあたって従来のインサータを使用することがで き、組立コストの増加が抑制される。

【図面の簡単な説明】

【図1】従来のハイブリッドICの構成の一例を示す斜 視図である。

【図2】本発明の第1の実施例に係るハイブリッドIC の斜視図である。

【図3】図2に示すハイブリッドICを構成するセラミ ック基板の上面図である。

【図4】図3に示すセラミック基板の裏面図である。

【図5】図2のA-A、線における図2に示すハイブリ ッドICの断面図である。

【図6】図2に示すハイブリッドICの回路図である。

【図7】図6に示した回路図に対応する半導体チップの 回路要素の配置の一例を示す平面図である。

【図8】(a)は、図7の線B-B'における断面図で あって本実施例における容量の構成を示す図であり、

(b) は、(a) の構成を従来技術によって形成した場 合の構成の一例を示す断面図である。

【図9】本発明の第2の実施例に係るハイブリッドIC 40 の回路図である。

【図10】本発明の第3の実施例に係るハイブリッドⅠ Cを構成するセラミック基板の上面図である。

【図11】本発明の第4の実施例に係るハイブリッドⅠ Cを構成するセラミック基板の上面図である。

【図12】図11に示すハイブリッドICの回路図であ

【図13】本発明の第5の実施例に係るハイブリッド I Cの斜視図である。

【図14】本発明の第6の実施例に係るハイブリッドI 50 454 IF出力端子

Cの断面図である。

【符号の説明】

100, 250, 300, 400, 500, 600イブリッドIC

101、457 半導体チップ

102、103、104、105、106、107 ス パイラル型インダクタ

108、501 RF端子

109、503 LO端子

10 110、506 IF端子

111、502、504 電源端子

112、113、505 接地端子

111b, 112b, 114, 115, 116, 11

7、118、119 スルーホール

108c、109c、111c 信号線

112c 接地配線パターン

122、458、530 セラミック基板

130 RF信号線

131 LO信号線

140 接地電極

150 短絡導体

200、200b GaAs基板

201、201b 第1の層間膜

202、202b 下部電極

203、203b 高誘電体薄膜

204、204b キャパシタ電極

205、205b 上部電極

206、206b 第2の層間膜

207、207b 保護膜

301 Auバンプ 30

302 セラミック基板表面の金属配線

303 セラミック基板裏面の金属配線

304 光硬化性樹脂

401、402、403 デュアルゲートFET

407、408 高誘電体容量素子

404, 405, 406, 409, 410, 411, 4

12 容量素子

413, 414, 415, 416, 417, 418, 4 19 バイアス抵抗

420, 421, 422, 423, 424, 425, 4 26、427、428、429 ボンディングパッド

430 RF增幅器

431 LO增幅器

432 ミキサ

439 RF入力整合回路

440 LO入力整合回路

451 I F 出力整合回路

452 RF入力端子

453 LO入力端子

456接地電極601、603直列インダクタ

602、604 並列インダクタ

605、606 並列容量

607 RF入力整合回路

608 LO入力整合回路

610 充填樹脂層

30

701、702、703、704 ミアンダ型インダク

タ

705、706、707、708 スルーホール


710 接地電極

711 電源電極

712 短絡導体


【図1】

【図11】




【図2】


【図5】




【図3】




【図4】




【図6】




【図7】




【図8】







【図9】




[図10]



[図12]



【図13】



フロントページの続き

(72)発明者 西辻 充

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

×	BLACK BORDERS
Ø	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
Ø	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
×	COLORED OR BLACK AND WHITE PHOTOGRAPHS
۵	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox